邏輯合成與驗證
Logic Synthesis and Verification

學校臺灣大學
學年1091
代碼53916
學分3
上課時間
週三 - 09:10-10:00
週三 - 10:20-11:10
週三 - 11:20-12:10
上課地點電二145
教師江介宏
上課對象電機資訊學院 電子工程學研究所
修課人數1
課程網站前往
172.69.6.58