邏輯合成與驗證
Logic Synthesis and Verification

學校臺灣科技大學
學年1102
代碼EE5424701
學分3
上課時間
週一 - 09:10-10:00
週一 - 10:20-11:10
週一 - 11:20-12:10
上課地點M2(IB-511-2),M3(IB-511-2),M4(IB-511-2)
教師陳勇志
修課人數6
課程網站前往
172.70.131.41